Producto · Núcleo de IP de compresión
BioRLE-1
IP de compresión de señales biomédicas para monitores cardíacos. Núcleo del algoritmo abierto bajo Apache 2.0, validado y listo para tape-out. La capa de integración licenciada está en desarrollo.
Qué es
Un bloque de compresión dedicado, entre la adquisición y todo lo que viene después.
BioRLE-1 toma la salida digitalizada del front-end analógico y emite una trama comprimida antes de que el dato llegue a la memoria o a la radio. Todo lo que sigue — almacenamiento, buffers, transmisión, ingesta en la nube — maneja una carga menor.
Al ser un bloque de hardware y no firmware, la compresión ocurre sin gastar ciclos del MCU anfitrión, y el costo energético es acotado y predecible en lugar de depender de qué más esté haciendo el procesador.
Dónde encaja: AFE → ADC → BioRLE-1 → memoria / MCU / radio. Es deliberadamente estrecho: una sola función, resuelta en una cantidad de lógica pequeña y verificable.
Especificaciones
Resumen técnico
Las cifras marcadas como POR DEFINIR se confirman en cada proyecto contra tu base de señales, tu proceso objetivo y tus requerimientos de interfaz.
| Parámetro | Valor | Notas |
|---|---|---|
| Función | Compresión sin pérdida de bioseñales | Delta de primer orden + RLE |
| Señal objetivo | ECG / EEG | Desde front-end TI ADS1292R |
| Razón de compresión | 2–4× típico | MIT-BIH Arrhythmia, registros 100–109 |
| Reconstrucción | Sin pérdida | Muestra por muestra, sin error |
| Resolución de entrada | 16 bits por muestra | Delta saturado a 8 bits con señal de aviso |
| Frecuencia de muestreo | Hasta 8 kSPS | Por canal |
| Canales | 2 (CH1 / CH2) | Seleccionables, uno a la vez |
| Interfaz de entrada | SPI modo 1 | Trama de 72 bits, hasta 4 MHz |
| Interfaz de salida | UART 921 600 bps | 8N1, pares (valor, cuenta) |
| Reloj del sistema | 25 MHz | Dominio único |
| Área | 852 celdas estándar | 9 892 µm² de celda |
| Nodo de proceso | SkyWater 130 nm | sky130A |
| Cierre de tiempos | Setup y hold cumplidos | A 25 MHz, sin violaciones |
| Consumo | Pendiente de caracterización | Requiere medición sobre silicio |
| Lenguaje | Verilog | RTL sintetizable |
| Verificación | 31/31 unitarias · 7/7 a nivel de compuertas | cocotb |
| Licencia del núcleo | Apache 2.0 | Implementación de referencia |
| Estado | Validado · listo para tape-out | Precheck de Tiny Tapeout aprobado |
Transparencia
Limitaciones conocidas
Lo que sigue no está resuelto todavía. Preferimos decirlo antes de que alguien lo descubra a mitad de una integración.
Atado a un front-end concreto
La interfaz de entrada está construida alrededor de la trama SPI de 72 bits del TI ADS1292R. Adaptarla a otro convertidor es trabajo de ingeniería, no un parámetro de configuración. La portabilidad entre front-ends es hoja de ruta, no capacidad actual.
La capa de integración no existe aún
Lo que está construido y validado es el núcleo del algoritmo. El RTL endurecido con interfaces de bus estándar, el mapa de registros y el material de soporte están en desarrollo.
Consumo sin caracterizar
No hay cifra de consumo porque no hay silicio sobre el cual medirla. Cualquier número que diéramos hoy sería una estimación de síntesis, no una medición.
Validación acotada
La razón de compresión de 2–4× proviene de los registros 100–109 de MIT-BIH Arrhythmia. Es una base pública y reconocida, pero no sustituye una evaluación contra tus propias señales.
Qué recibes
Entregables previstos
Hoy existen los archivos de diseño del núcleo y su material de verificación. El resto forma parte del paquete que acompañará a la capa de integración.
Archivos de diseño
RTL sintetizable del codificador, el decodificador correspondiente y los registros de configuración.
Material de verificación
Testbench, vectores de referencia y resultados que puedes volver a ejecutar en tu propio flujo.
Guía de integración
Descripción de interfaces, mapa de registros, expectativas de temporización y checklist de integración.
Modelo de software
Un modelo bit-exacto para validar la ruta de reconstrucción en tu propio stack de software.
Paquete de evaluación
Ejecuta la compresión contra tus propios registros antes de comprometerte con una licencia.
Soporte de ingeniería
Acceso directo al equipo de diseño durante la integración, la síntesis y el bring-up.
¿Listo para verlo contra tus datos?
Armamos una evaluación alrededor de tus señales, tus interfaces y tu presupuesto de consumo.